• 九游动态
• 用户反馈

华为何庭波发布 V2 版“韬定律”论文，补充工程细节和实测数据

华为半导体负责人何庭波于 7 月 3 日在 ChinaXiv 平台发布了《面向多层级电子系统的时间缩微理论》（又称“韬定律”）的 V2 版本。

与 5 月 25 日的 V1 版本相比，新版论文在原有的理论框架之上，增加了大量的工程实现细节、实测数据以及产品发展规划，进一步丰富了以时间常数 τ 为核心的后摩尔时代缩放理论体系。

在论文结构上，V2 版本整合了 V1 版本的部分内容，形成了包含 8 个章节的完整论述体系，章节逻辑划分更为清晰。

V2 版本还新增了多幅示意图，包括原理图和实物图，涵盖了 τ 分层时空模型、LogicFolding 架构、键合界面截面、Unified Bus 互连架构以及 Hi-ONE 光引擎等关键技术。

在工程实现方面，V2 版本深入解释了 LogicFolding 核心技术的“齿比”概念。当混合键合间距接近顶层金属布线尺寸时，3D 设计空间从传统的“宏块级离散优化”转变为“单元级连续优化”，从而实现全局最优的垂直逻辑划分，克服了传统 3D 堆叠仅能按功能块分层的局限。

V2 版本还加入了量产实测数据表格，列出了 Kirin 2026 与基准 Kirin 9030 Pro 在电压、频率、归一化功耗、面积和功率密度等参数。

此外，V2 版本细化了全场景技术发展路线图，明确了技术演进节点。在移动端方面，补充了 TSV 从顶层金属下移至 M6 层以及多有源层堆叠等演进路径；在 AI 领域，明确了 Ascend 系列加速器的迭代节奏。